IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND **METHOD**

Publication number: JP2006515941 (T) Also published as: Publication date: 2006-06-08 WO2004042560 (A2) Inventor(s): WO2004042560 (A3) Applicant(s): 📆 WO2004042574 (A2) Classification: **W**02004042574 (A3) - international: G06F15/80; G06F9/30; G06F9/38; G06F9/445; G06F9/46; WO2004042569 (A2) G06F15/78; G06F15/76; G06F9/30; G06F9/38; G06F9/445; more >>

G08F9/38S4 - European:

Application number: JP20050502222T 20031031

Priority number(s): US20020422503P 20021031; US20030683929 20031009; US20030663932 20031009; US20030684053 20031009; US20030684057 20031009; US20030684102 20031009;

WO2003US34555 20031031

Abstract not available for JP 2006515941 (T) Abstract of corresponding document: WO 2084842560 (A2)

A peer-vector machine includes a host processor and a hardwired pipeline accelerator. The host processor executes a program, and, in response to the program, generates host data, and the pipeline accelerator generates pipeline data from the host data. Alternatively, the pipeline accelerator generates the pipeline data, and the host processor generates the host data from the pipeline data. Because the peer-vector machine includes both a processor and a pipeline accelerator, it can often process data more efficiently than a machine that includes only processors or only accelerators. For example, one can design the peer-vector machine so that the host processor performs decisionmaking and non-mathematically intensive operations and the accelerator performs non-decisionmaking and mathematically intensive operations. By shifting the mathematically intensive operations to the accelerator, the peer-vector machine often can, for a given clock frequency, process data at a speed that surpasses the speed at which a processor-only machine can process the data.

Data supplied from the esp@cenet database -- Worldwide

(19) 日本職特許庁(JP)

@2公 菱 特 許 公 報(A)

(11)特許出職公委番号

特表2006-515941 (P2006-515941A)

(43) 公表日 平城18年6月8日(2006, 6.8)

(S1) Int. CL

FI

チーマコード (参考)

GOSF 15/80

(2006, 01)

GO 6 F 15/80

審查請求 未請求 予備審查請求 未請求 (Ar 27 📆)

骨囊髓出(15) 特數2005-502222 (P2005-502222) (71) 出職人 504275476 (86) (22) 出難日 平成15年10月31日(2003.10.31) (88) 難默文機出日 平成17年6月16日(2005.6.16) (86) 国際出職番号 PCT/US2003/034555 (87) 国際公開番号 ¥02004/042961 (87) 閣際公開日 平成16年5月21日(2004.5.21) (31) 優先權主張番号 60/422,503 平成14年10月31日(2002,10.31) (32) 優先日 (33) 優先權主張國 * 22 (US) (31) 養先權主張審号 10/683, 929 (32) 優先日 平成15年10月9日(2003,10.9) (33) 優先權主張團 **米羅 (以)** (31) 優先權主張費号 10/683,932 (32) 優先日 平成15年10月9日(2003,10.9) 米爾((35) (33) 優先權主發国

ロックヒード マーティン コーポレーシ 2 2 アメリカ合衆国 バージニア州 2011 O. マナサッス、ゴッドウィン ドライブ 9500, x4x FOYT 043, ビルディング 400

(74)代理人 190983932

弁理士 廣江 武典

(74)代理人 100129698

弁理士 武川 隆置

(74)代理人 100129676

弁理士 ▲高▼常 新一

(74) 代理人 100130074

弁理士 中村 繁元

最終質に続く

(64) 【発明の名称】多数パイプライン・ユニットを育するパイプライン加速器、関連計算マシン。並びに、方法

(57) 【要約】

パイプライン加速器は、バスと複数のパイプライン・ユニットを含み、各ユニットがバス と結合されていると共に少なくとも1つの対応するハードウェアに組み込まれたパイプラ イン网路を含む。複数のパイプライン・ユニットをパイプライン加速器に含ませることに よって、単一のパイプライン・ユニット加速器と比較して加速器のデータ処理性能を増大 することができる。更には、複数のパイプライン・ユニットが共通バスを介して通信する ようにそれらバイプライン・ユニットを殺計することによって、パイプライン・ユニット の数を変えることができ、よって、単にそれらバイブライン・ユニットをバスと結合する か或は終バスから結合解除することによって加速器のコンフィギュレーション及び機能を 変えることができる。これは、それらパイプライン・ユニットの内の1つを変えるたび、 或は、加速器内のバイプライン・ユニットの数を変えるたびに、それらパイプライン・ユ ニット・インターフェースを設計或は再設計する必要性をなくする。

【树游游求の晚班】

【新来期1】

パイプライン加速器であって、

通信パスと、

各々が、前記通信バスと結合されると共に各ハードウェアに組み込まれたパイプライン 国路を含む複数のパイプライン・ユニットと、

を備えるバイプライン加速器。

【新求項2】

前記パイプライン・ユニットの各々が、

前記ハードウェアに組み込まれたパイプライン铟路と結合された各メモリを備え、

10

前記ハードウェアに組み込まれたパイプライン阿路が、

前記通信バスからデータを受信し、

前記データを前記メモリにロードし、

前記メモリから前記データを検索し、

前記検索データを処理し、

前紀処理データを前記通信バスに駆動するように動作可能である、

請求項目に記載のパイプライン加速器。

[総衆類3]

前記パイプライン・ユニットの各々が、

前記ハードウェアに組み込まれたパイプライン回路と結合された各メモリを備え、

50

前記ハードウェアに組み込まれたバイプライン回路が。

前記通信パスからデータを受信し、

前記データを処理し、

前記処理データを前記メモリにロードし、

前記処理データを前記メモリから検索し、

前記検索データを前記通信バスにロードすることができる、

請求項1に記載のパイプライン加速器。

[新來的4]

前記ハードウェアに組み込まれたパイプライン網路の各々が各フィールド-プログラマブル・ゲート・アレイ主に観賞されている、請求項目に記載のパイプライン加速器。

30

【請求項5】

バイブライン・バスと、

前記通信バスと前記パイプライン・パスとに結合されたパイプライン・パス・インターフェースとを更に備える、請求項1に記載のパイプライン加速器。

[編录單6]

前記通信バスが、各々が各バイプライン・ユニットと結合されている複数の分岐を含む ことと、

前記分岐の各々と結合されたルータと、

を更に含む、請求項目に記載のパイプライン加速器。

【新采用7】

40

一前記通信バスが、各々が各パイプライン・ユニットと結合されている複数の分岐を含むことと、

前記分岐の各々と結合されたルータと、

パイプライン・バスと、

一般記ルータと前記パイプライン・パスとに結合されたパイプライン・パス・インターフェースと、

を更に含む、請求項目に記載のバイプライン加速器。

【請求項8】

前記通信パスが、各々が各パイプライン・ユニットと結合されている複数の分岐を含む ことと、

前記分岐の各々と結合されたルータと、

パイプライン・バスと、

前記ルータと前記パイプライン・バスとに結合されたパイプライン・バス・インターフェースと、

輸記ルータと結合された第2パスと、

を更に含む、結束項上に記載のパイプライン加速器。

【海米爾9】

前記通信パスが前記パイプライン・ユニットの内の1つにアドレスされたデータを受信 するように動作でき、

前記しつのパイプライン国路が前記データを受領するように動作でき、

前記他のパイプライン网路が前記データを拒絶するように動作できる、請求項目に記載 のパイプライン加速器。

【 0 1 即朱稿】

一前記通信パスが、各々が各パイプライン・ユニットと結合されている複数の分級を含む ことと。

前記分岐の各々と結合されたルータであり、

前記パイプライン・ユニットの内の1つにアドレスされたデータを受信し、

前記通信パスの前記各分岐を介して前記1つのパイプライン・ユニットに前記データ を提供するように動作できるルータと、

を含む、請求項目に記載のパイプライン加速器。

【新求班】1】

計算マシンであって、

プロセッサと。

前記プロセッサと結合されたパイプライン・バスと。

パイプライン加速器であり、

適億パスと、

前記パイプライン・パス及び前記通信パスの間に結合されたパイプライン・パス・インターフェースと、

各々が前紀通信バスと結合されると共に各ハードウェアに組み込まれたパイプライン 四路を備える複数のパイプライン・ユニットと、を含むことから成るパイプライン加速器 と、

を備える計算マシン。

【請求項12】

一箱記プロセッサが前記パイプライン・ユニットの内の1つを識別するメッセージを生成して、終メッセージを前記パイプライン・パスに駆動するように動作でき。

前記パイプライン・バス・インターフェースが前記メッセージを前記通信パスに結合するように動作でき、

前紀パイプライン・ユニットの各々が前紀メッセージを分析するように動作でき、

前記識別されたバイブライン・ユニットが前記メッセージを受領するように動作でき、

前記他のパイプライン河路が前記メッセージを拒絶するように動作できる、請求項11 に記載の計算マシン。

[請求項13]

前親顕揺バスが、各々が各バイブライン・ユニットと結合されている複数の分岐を備え ことと。

前記プロセッサが前記パイプライン・ユニットの内の1つを識別するメッセージを生成 して、該メッセージを前記パイプライン・バスに駆動するように動作できることと、

前記分数の各々と結合されると共に前記パイプライン・パス・インターフェースと結合されて、前記パイプライン・パス・インターフェースから前記メッセージを受信してそのメッセージを前記識別されたパイプライン・ユニットに提供するように動作できるルータと、

50

10

20

30

を更に含む、請求項11に記載の計算マシン。

【請求項14】

一前記通信バスが、各々が各パイプライン・ユニットと結合されている複数の分岐を備え ことと、

第2バスと、

前紀分岐の各々、前紀パイプライン・パス・インターフェース。並びに、前記第2パスとそれぞれ結合されたルータと、

を更に含む、請求項11に記載の計算マシン。

【請求項 1 5 】

方法であって、

通信パスを介して、各々が各ハードウェアに組み込まれたパイプラインを含む複数のパイプライン・ユニットの内の第1のものにデータを送信することと、

「前記データを前記第1パイプライン・ユニットで処理することと、

を含む方法。

【简求明16】

前記データを送信することが、

前記データをルータに送信することと、

前記通信バスの各第1分岐を介して、前記ルータによって前記第1パイプライン・ユニットに前記データを提供することと、

を含む、請求項15に記載の方法。

【請求項17】

前紀データを送信することが、プロセッサによって前記第1パイプライン・ユニットに 前紀データを送信することを含む、請求項15に記載の方法。

【图求第18】

前記データを送信することが、前記複数のパイプライン・ユニットの第2のものによって前記第1パイプラインに前記データを送信することを含む、請求項15に記載の方法。

[图 1 即来解]

前記処理データを前記第1パイプライン・ユニットによって前記通信パスに駆動することを更に含む、請求項15に記載の方法。

【湖水瓶20】

前紀データを前記第1パイプライン・ユニットによって処理することが、

ハードウェアに組み込まれたパイプライン回路によって前記遺信バスから前記データを受信することと、

一前記ハードウェアに組み込まれたパイプライン回路によって前記データをメモリにロー ドすることと、

前記ハードウェアに組み込まれたパイプライン回路によって前記メモリから前記データ を検索することと、

前紀ハードウェアに組み込まれたパイプライン回路によって前記検索データを処理することと、

含む、請求項15に記載の方法。

【新菜椰21】

前紀データを前紀第1パイプライン・ユニットによって処理することが、

ハードウェアに組み込まれたパイプライン网路によって前記通信パスから前記データを受信することと、

前記ハードウェアに組み込まれたパイプライン回路によって前記受信データを処理する ことと、

前記ハードウェアに組み込まれたパイプライン回路によって前記処理データをメモリにロードすることと。

前記メモリから前記処理データを検索し、前記ハードウェアに組み込まれたパイプライン国路によって該処理データを前記通信パスに駆動することと、

50

10

20

30

含む、請求項15に記載の方法。

【請求項22】

前記データを含み且つ前記第1パイプライン・ユニットをメッセージの受取人として繊 別するメッセージを生成することと、

前記データを前記第1パイプライン・ユニットに送信することが、前記メッセージから 前記第1パイプラインが前記メッセージの受取人であることを決定することを含むことと

を更に含む、請求項15に記載の方法。

[発明の詳細な説明]

【技術分野】

[0001]

<優先権の請求>

この出願は、下記の特許文献上に対する優先権を請求するものであり、引用することで ここに合体させる。

【特許文献 1】米国版出购第60/422、503号(2002年10月31日出願)

<関連出願の相互参照>

この川額は、「改善された計算アーキテクチャ、関連システム、並びに、方法」と題された下記の特許文献 2、「改善された計算アーキテクチャを有する計算マシン、関連システム、並びに、方法」と題された下記の特許文献 3、「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と題された下記の特許文献 4。「プログラマブル回路、関連計算マシン、並びに、方法」と題された下記の特許文献 5 と関連し、これら特許文献は全て 2 0 0 3 年 1 0 月 9 日に出願され、共通の所有者を有し、引用することでここに合体させる。

【特許文献2】米因出願第10/684、102号

【特許文献3】米国出願第10/684.053号

【特許文献 4】米国出驗第10/683,929号

【特許文献 5】米圆出碗第10/684、057号

(背景技術)

[0003]

比較的大量のデータを比較的短い期間で処理する通常の計算アーキテクチャは、処理負担を分担する多数の相互接続プロセッサを含む。処理負担を分担することによって、これら多数のプロセッサは、しばしば、所与のクロック周波数で単一プロセッサができるものよりよりも迅速にデータを処理できる。例えば、これらプロセッサの各々はデータの各部分を処理できるか、或は、処理アルゴリズムの各部分を実行できる。

[0004]

図1は、多数プロセッサ・アーキテクチャを有する従来の計算マシン10の機略ブロック圏である。この計算マシン10は、マスター・プロセッサ12と、相互に通信すると共に該マスター・プロセッサとバス16を介して通信する共同プロセッサ14;-14。と、遠隔装置(図1では不図示)から生データを受け取る入力ボート18と、該遠隔装置に処理データを提供する出力ボート20とを含む。また、計算マシン10はマスター・プロセッサ12に対するメモリ22と、共同プロセッサ14;-14。に対する各メモリ24;-24。と、マスター・プロセッサ及び共同プロセッサがバス16を介して共有するメモリ26とを含む。メモリ22はマスター・プロセッサ12に対するプログラム及び作業メモリの双方の役割を果たし、各メモリ24;-24。は各共同メモリ14;-14。に対するプログラム及び作業メモリの双方の役割を果たす。共有されたメモリ26は、マスター・プロセッサ12及び共同プロセッサ14がそれらの間でデータを転送すること、ボート18を介して連隔装置からデータを転送すること、ボート20を介して適隔装置にデータを転送することを可能としている。またマスター・プロセッサ12及び共同プロセッサ14は、マシン10が生データを処理する速度を制御する共通クロック信号を受け取る。

50

10

20

100051

一般に、計算マンン10は、マスター・プロセッサ12及び共同プロセッサ14の間で生データの処理を効果的に分割する。ソナー・アレイ等の遠隔ソース(図1では不図示)は、ボート18を介して、生データに対する先入れ先出し(F1FO)バッファ(不図示)として作用する共有メモリ26の1つの区分に生データをロードする。マスター・プロセッサ12はバス16を介してメモリ26から生データを検索して、マスター・プロセッサ及び共同プロセッサ14はその生データを処理して、バス16を介して必要に応じてデータをそれらの間に転送する。マスター・プロセッサ12はその処理データを共有メモリ26内に規定された別のF1FOバッファ(不図示)にロードし、遠隔ソースがボート20を介してこのF1FOからその処理データを検索する。

[0006]

演算例において、計算マシン10は生データに対するn+1個の各演算を順次実行することによって該生データを処理し、これら演算は一体的に高速フーリエ変換(FFT)等の処理アルゴリズムを構成する。より詳細には、マシン10はマスター・プロセッサ12及び共同プロセッサ14からのデーター処理パイプラインを形成する。クロック信号の所与の周波数で、そうしたパイプラインはしばしばマシン10が単一プロセッサのみを有するマシンよりも高速に生データを処理することを可能としている。

100071

メモリ26内における生データFIFO(不図示)からの生データ検索後、マスター・プロセッサ12はその生データに対して三角関数等の第1番演算を実行する。この演算は第1番結果を生み出し、それをプロセッサ12がメモリ26内に規定された第1番結果FIFO(不図示)に記憶する。典型的には、プロセッサ12はメモリ22内に記憶されたプログラムを実行し、そのプログラムの制御の下で上述した動作を実行する。プロセッサ12はメモリ22を作業メモリとしても使用し得て、当該プロセッサが第1番演算の中間期間に生成するデータを一時的に記憶する。

[0008]

次に、メモリ26内における第1番結果FIFO(不図示)からの第1番結果検索後、 共同プロセッサ14,はその第1番結果に対して対数関数等の第2番演算を実行する。こ の第2番演算は第2番結果を生み出し、それを共同プロセッサ14,かメモリ26内に規 定された第2番結果FIFO(不図示)に記憶する。 典型的には、共同プロセッサ14, はメモリ24,内に記憶されたプログラムを実行し、そのプログラムの制御の下で上述し た動作を実行する。共同プロセッサ14,はメモリ24,を作業メモリとしても使用し得で 、当該共同プロセッサが第2番演算の中間期間に生成するデータを一時的に記憶する。

[00009]

次に共同プロセッサ242m24。は、共同プロセッサ241に対して先に議論されたものと同様に、 (第2番結果 - 第(n - 1)番)結果に対して (第3番演算 - 第n番)演算を顯次実行する。

[0010]

共同プロセッサ24。によって実行される第n番海算は最終結果、即ち処理データを生み出す。共同プロセッサ24。はその処理データをメモリ26内に規定された処理データ FIFO (不図示)内にロードし、遠隔装置 (図1では不図示)がこのFIFOからその 処理データを検索する。

[0011]

マスター・プロセッサ12及び共同プロセッサ14は処理アルゴリズムの種々の演算を 間時に実行するので、計算マシン10は、しばしば、種々の演算を解次実行する単一プロ セッサを有する計算マシンよりも生データを高速に処理することができる。詳細には、単 一プロセッサは、生データから成る先行集合に対する全(n+1)個の演算を実行するま で、生データから成る新しい集合を検索できない。しかし、以上に議論したパイプライン 技術を用いて、マスター・プロセッサ12は第1演算だけを実行後に生データから成る新 しい集合を検索できる。結果として、所与のクロック周波数でこのパイプライン技術は、

50

10

20

30

単一プロセッサ・マシン(図1では不図示)と比較して約n+1倍だけマシン10が生データを処理する速度を増大することができる。

[0012]

代替的には、計算マシン10は、生データに対するFFT等の処理アルゴリズムの(n+1)例を同時に実行することによって該生データを並列して処理し得る。即ち、もしそのアルゴリズムが先行する例において先に記載されたような(n+1)個の顧次演算を含めば、マスター・プロセッサ12及び共同プロセッサ14の各々は生データからそれぞれが成る各集合に対して、順次、全(n+1)個の演算を実行する。その結果として、所与のクロック周波数で、先のパイプライン技術と同様のこの並列処理技術は、単一プロセッサ・マシン(図1では不図示)と比較して約n+1倍だけマシン10が生データを処理する速度を増大することができる。

[0013]

残念ながら、計算マシン10は単一プロセッサ・計算マシン(図1では不図示)と比べ てより迅速にデータを処理できるが、マシン10のデータ処理速度はしばしばプロセッサ ・クロックの履波数より非常に小さい。詳細には、計算マシン10のデータ処理速度はマ スター・プロセッサ12及び共同プロセッサ14がデータ処理するのに必要な時間によっ て綱擬される。籬略化のため、この速度制限の例はマスター・プロセッサー2と連携して 議論されているが、この議論は共闘プロセッサ14にも適用されることを理解して損きた い。先に議論されたように、マスター・プロセッサ12は所望の方式でデータを操作すべ くプロセッサを顕鬱するプログラムを実行する。このプログラムはプロセッサ12が実行 する複数の命令から成るシーケンスを含む。幾念ながら、プロセッサ12は典型的には展 一命令を実行するために多数のクロック・サイクルを必要とし、そしてしばしばデータの 単一値を処理すべく多数の命令を実行しなければならない。例えば、プロセッサ12が第 1 データ館A(不関示)を第2データ値B(不関示)で乗算することを仮定する。第1ク ロック・サイクル中、ブロセッサ12ほメモリ22から乗舞命令を検索する。第2及び第 3クロック・サイクル中、プロセッサ12はメモリ26からA及びBをそれぞれ検索する 。第4クロック・サイクル中、プロセッサ12はA及びBを飛舞し、そして第5クロック ・サイクル中に結果としての積をメモリ22或は26に記憶するか、或は、その結果とし ての積を適隔装置(不図示)に提供する。これは最良ケースのシナリオであり、その理由 は多くの場合にプロセッサ12はカウンタの初期化及び閉綴等のオーバーベッド・タスク に対して付加的なウロック・サイクルを必要とするからである。それ故に、よくてもプロ セッサ12はA及びBを処理すべく5クロック・サイクルを必要とするか、或は、1デー 夕飯当たり平均2、5クロック・サイクルを必要とする。

[0014]

結果として、計算マシン10がデータを処理する速度は、しばしば、マスター・プロセッサ12及び共同プロセッサ14を駆動するクロックの爆波数より非常に低い。例えば、もしプロセッサ12は1、0ギガヘルツ(GH_2)でクロックされるが、1データ値当たり平均2、5クロック・サイクルを必要とすれば、効果的なデータ処理速度は(1、0 GH_2)/2、5 = 0、4 GH_2 と同等である。この効果的なデータ処理速度は、しばしば、1 秒当たり演算数の単位で特徴付けされる。それ故に、この例において、1、0 GH_2 のクロック速度で、プロセッサ12は0、4 半方演算数/秒(Gops)で使用限界が定められる。

[0015]

図2は、所与クロック周波数で且つしばしば該パイプラインがクロックされる速度と略同一速度で、プロセッサが可能であるよりは高速で典型的にはデータを処理できるハードウェアに組み込まれたデータ・パイプライン30のプロック線圏である。パイプライン30は、プログラム命令を実行することなく、各データに対する各演算を各々が実行する演算子回路32,一32。を含む、即ち、所望の演算は回路32内に「書き込み」が為されて、それがプログラム命令の必要性なしに自動的にその演算を具現化するように為す。プログラム命令の実行と関連されたオーバーヘッドを減ずることによって、パイプライン30

50

10

は無与のクロック周波数でプロセッサが可能であるよりは単位秒当たりより多くの演算を 典型的には実行する。

[0016]

・ 構えば、パイプライン30は所与のクロック周波数でプロセッサが可能であるよりは高速で以下の数式1をしばしば解くことができる。

 $Y(x_k) = (5x_k + 3) 2^{k}$

ここで、 x_* は複数の生データ値から成るシーケンスを表す。この例において、演算子 回路 $3 \ 2_1$ は $5 \ x_*$ を計算する乗算器であり、回路 $3 \ 2_2$ は $5 \ x_* + 3$ を計算する加算器であ り、そして回路 $3 \ 2_a$ (n=3) は ($5 \ x_* + 3$) 2^{**} を計算する乗算器である。

[0017]

第1クロック・サイクルk = 1 中、質路 3 2 $_1$ はデータ値 x $_3$ を受け取って、それを 5 で乗じて、 5 x $_4$ を生成する。

[0018]

第2クロック・サイクル k = 2 中、回路 3 Z_2 は回路 3 Z_3 から S_{X_4} を受け取って、 3 を加えて、 S_{X_4} + 3 を生成する。またこの第 Z_2 クロック・サイクル中に回路 3 Z_4 は S_2 を生成する。

[0019]

100201

このようにしてパイプライン30は、全ての生データ値が処理されるまで、引き続く生データ値×。の処理を経行する。

[0021]

料果として、生データ値 x_1 の受け取り後の2つのクロック・サイクルの遅延、即ち、この遅延はパイプライン30の待ち時間としばしば呼称され、パイプラインは結果($5x_1+3$) 2^{*1} を生成し、その後、1つの結果を生成する、即ち各クロック・サイクル毎に($5x_2+3$) 2^{*2} 、($5x_3+3$) 2^{*3} 、・・・、 $5x_3+3$) 2^{*3} を生成する。

[0055]

特ち時間を無視して、パイプライン30はこうしてクロック速度と同等のデータ処理速度を有する。比較して、マスター・プロセッサ12及び共同プロセッサ14(図1)が先の例におけるようにクロック速度の0.4倍であるデータ処理速度を有すると仮定すれば、パイプライン30は、所与のクロック速度で、計算マシン10(図1)よりも2.5倍高速でデータを処理できる。

[0023]

更に図2で参照されるように、設計者はフィールド・プログラマブル・ゲート・アレイ(FPGA)等のプログラマブル・ロジック1C(PLIC)にパイプライン30を具現化することを選ぶ可能性があり、その理由はPLICが特殊用途1C(ASIC)が為すよりも多くの設計及び変更の柔軟性を許容するからである。PLIC内にハードウェアに組み込まれた接続を構成するため、設計者はPLIC内に配置された相互接続構成レジスタを単に所定パイナリー状態に設定する。全てのこうしたパイナリー状態の組み合わせはしば「ファームウェア」と呼称される。典型的には、設計者はこのファームウェアをPLICと結合された不揮発性メモリ(図2では不図示)内にロードする。PLICを「ターンオン」すると、それはファームウェアをそのメモリから相互接続構成レジスタにダウンロードする。それ故に、PLICの機能を変更すべく、設計者は単にそのファームウェアを変更して、PLICがその変更されたファームウェアを相互接続構成レジスタにダウンロードすることを可能とする。ファームウェアを単に変更することによってPLICを変更する能力は、モデル作成段階中や「フィールド内」にパイプライン30をアップグレードするために特に有用である。

50

10

20

[0024]

残念ながら、ハードウェアに組み込まれたパイプライン30は重要な意思決定、特に入れ了意思決定を引き起こすアルゴリズムを実行すべき最良の選択でない可能性がある。プロセッサは、典型的には、入れ子意思決定命合(例えば、「もしみであれば、Bを為し、またもしCであれば、Dを為し、・・・。またnを為し等々」のように、入れ子条件命令る。比関する長さの演算命合(例えば、「A+B」)を実行できる程に高速に実行できる。しかしパイプライン30は、比較的単純な決定(例えば、「A>B?」)を効率的に為し得るが、典型的にはプロセッサができる程に効率的に入れ子決定(例えば、「もしAであれば、Bを為し、またもしCであれば、Dを為し、・・・またnを為す」)を為すことができない。この非効率性の1つの理由は、パイプライン30はほんの僅かなオンボード・メモリしか特たないことがあり、したがって外部作業/プログラム・メモリ(不関定とすることがあるからである。そして、こうした人れ子決定を決行すべくパイプライン30を設計することができるが、必要とされる四路のサイズ及び複雑性はしばしばそうした設計を非現実的に為し、特にアルゴリズムが多数の種々の入れ子決定を含む場合にそうである。

[0025]

結果として、プロセッサは興型的には重要な意思決定を必要とする用途において使用され、ハードウェアに組み込まれたパイプラインは殆ど意思決定が為されないか或は意思決定されない「ナンパークランチング(数値データ処理)」用途に典型的には限定される。

[0026]

更には、下記に議論されるように、典型的には、特にパイプライン30が多数のPL1 Cを含む場合、圏2のパイプライン30等のハードウェアに組み込まれたパイプラインを 設計/変更するよりも、図1の計算マシン10等のプロセッサに基づく計算マシンを設計 /変更することが非常に易しい。

[0027]

プロセッサ及びそれらの周辺機器(例えば、メモリ)等の計算構成要素は、典型的には、プロセッサに基づく計算マシンを形成すべくそれら構成要素の相互接続を補助する工業 規格通信インターフェースを含む。

100281

典型的には、規格通信インターフェースは2つの層、即ち、物理層及びサービス層を含む。

[0058]

物理層は、網路とこの圏路のインターフェース及び動作パラメータを形成する対応回路相互接続とを含む。例えば、物理層はそれら構成要素を1つのバスに接続するピンと、それらのピンから受け取ったデータをラッチするバッファと、信号をそれらピンに駆動するドライバとを含む。動作パラメータは、ピンが受け取るデータ信号の許容可能電圧範囲と、データの書き込み及び読み取りのための信号タイミングと、動作の支援されたモード(例えば、バーストモード、ページモード)とを含む。従来の物理層はトランジスタートランジスタ論理(TTL)及びRAMBUSを含む。

[0030]

サービス層は、計算構成要素のデータ転送のためのプロトコルを含む。このプロトコルはデータのフォーマットと、構成要素によるフォーマット済みデータの送受信の方式とを含む。従来の通信プロトコルは、ファイル転送プロトコル(FTP)及び伝送制御プロトコル/インターネット・プロトコル(TCP/IP)を含む。

[0031]

結果として、製造業者やその他は工業規格通信インターフェースを有する計算構成要素を典型的には設定するので、そうした構成要素のインターフェースを典型的には設計できて、それを他の計算構成要素と比較的少ない労力で相互接続することができる。これは、計算マシンの他の部分の設計に設計者自信の時間を殆ど数やすことを可能として、各種構成要素を追加或は除去することによってそのマシンを変更することを可能としている。

30

20

50

[0032]

100331

そして、共通した工業規格通信インターフェースを支援する計算構成要素を用いる計算マシンを設計することは、設計者がそれら構成要素を少しの時間及び労力で相互接続することを可能としている。それら構成要素は共通インターフェースを支援するので、設計者はそれらをシステム・バスを介して少しの設計労力で相互接続することができる。そして、その支援されたインターフェースは工業規格であるので、マシンを容易に変更することができる。例えば、システム設計が進化するに伴って種々の構成要素及び周辺機器をマシンに追加することができるか、或は、テクノロジーが進化するに伴って次世代の構成要素を追加/設計することが可能である。更には、構成要素が通常の工業規格サービス概を支援するので、計算マシンのソフトウェアに対応するプロトコルを具現化する既存のソフトウェア・モジュールを組み込むことができる。それ故に、インターフェース設計が本質的には既に整っているので少しの労力で構成要素をインターフェースでき、よって、マシンに所図の機能を実行させるマシンの各種部分(例えばソフトウェア)の設計に集中することができる。

[0034]

しかし残念ながら、図2のパイプライン30等のハードウェアに組み込まれたパイプラインを形成すべく、使用されるPIIC等の各種構成要素に対する限知の工業規格サービス層が全くない。

100351

結果として、多数のPLICを有するパイプラインを設計すべく、多大な時間を費やし、「ゼロから」設計し且つ種々のPLICの間の通信インターフェースのサービス層をデバッグする多大な労力を行使する。典型的には、そうしたその場限りのサービス層は種々のPLIC間で転送されるデータのパラメータに依存する。同じように、プロセッサとインターフェースするパイプラインを設計すべく、パイプライン及びプロセッサの間の通信インターフェースのサービス層の設計及びデバッグに関して多大な時間を費やし且つ多大な労力を行使する必要がある。

[0036]

間様に、そうしたパイプラインをPLICを終パイプラインに追加することによって変更すべく、典型的には、その追加されたPLICと概存のPLICとの間の通信インターフェースのサービス層の設計及びデバッグに関して多大な時間を費やし且つ多大な労力を行使する。同じように、プロセッサを追加することによって計算マシンを変更すべく、パイプラインを追加することによって計算マシンを変更すべく、パイプライン及びプロセッサの間の通信インターフェースのサービス層の設計及びデバッグに関して多大な時間を費やし具つ多人な労力を行使しなければならいであろう。

[0037]

結果として、関1及び圏2で参照されるように、多数のPLICをインターフェースすることとプロセッサをパイプラインにインターフェースすることとの難しさのため、計算マシンを設計する際に多大な妥協を為すことがしばしば強いられる。例えば、プロセッサに基づく計算マシンでは、ナンバークランチング速度を、複雑な意思決定を為す能力に対する設計/変更の柔軟性と交換することを強いられる。逆に、ハードウェアに組み込まれたパイプラインに基づく計算マシンでは、複雑な意思決定を為す能力と設計/変更の柔軟性を、ナンバークランチング速度と交換することを強いられる。更には、多数のPLICをインターフェースすることに関する難しさのため、少数のPLICよりも多くのPLICを有するパイプラインに基づくマシンを設計することはしばしば実際的ではない。その結果、実際的なパイプラインに基づくマシンはしばしば制限された機能しか有しない。そ

50

40

10

20

して、プロセッサをPLICとインターフェースすることに関する難しさのため、プロセッサを1つのPLICより多くのPLICにインターフェースすることは実際的ではない。その結果、プロセッサ及びパイプラインを組み合わせることによって獲得される利益は最少となる。

【発明の開示】

【発明が解決しようとする課題】

[0038]

それ故に、プロセッサに基づくマシンの意思決定を為す能力を、ハードウェアに組み込まれたパイプラインに基づくマシンのナンバークランチング速度と組み合わせることを可能とする新しい計算アーキテクチャに対する要望が生じてきている。

【課題を解決するための手段】

[0039]

本発明の実施例に従えば、パイプライン加速器はバスと、各々がそのバスと結合される と共に少なくとも1つのハードウェアに組み込まれたパイプライン回路を含んでいる複数 のパイプライン・ユニットとを含む。

[0040]

複数のパイプライン・ユニットをパイプライン加速器に含ませることによって、単一パイプライン加速器と比較して加速器のデータ処理性能を増大することができる。更には、相互に通信すると共に他のピアと共通パスを介して通信するようにパイプライン・ユニットを設計することによって、パイプライン・ユニットの数を変えて、パイプラインのバスに対する単なる結合或は結合解除によって加速器のコンフィギュレーション及び機能を変えることができる。これは、パイプライン・ユニットの1つを変えるたび、或は、加速器内のパイプライン・ユニットの数を変えるたびに、パイプライン・ユニット・インターフェースを設計或は再設計することをなくするものである。

【発明を実施するための最良の形態】

[0041]

図3は、本発明の一実施側に従ったピアーベクトル・アーキテクチャを有する計算マシ ン40の概略プロック線図である。ホストプロセッサ42に加えて、ピアーベクトル・マ シン40はパイプライン加速器44を含み、それがデータ処理の少なくとも一部を実行し て、図1の計算マシン10における共闘プロセッサ14の列と効果的に置き換わる。それ 故に、ホストプロセッサ42及び加速器44(又は以下に緩縮されるようにそのユニット)はデータ・ベクトルを前後に転送できる「ピア」である。加速器44はプログラム命令 を実行しないので、所与のクロック周波数で共同プロセッサの列ができるものよりも著し く高速にデータに対して数学的に集中的な演算を典型的には実行する。結果として、プロ セッサ42の意思決定能力と加速器44のナンバークランチング能力とを組み合わせるこ とによって、マシン40はマシン10等の従来の計算マシンと同一の能力を有するが、し ばしばそれよりもデータをより病源に処理することができる。更には、以下に議論される ように、加速器44にホストプロセッサ42の通信インターフェースと互換性がある通信 インターフェースを設けることが、特にプロセッサの通信インターフェースが工業規格で ある場合に、マシン40の設計及び変更を補助する。そして、加速器44が多数のパイプ ライン・ユニット(例えば、PLICに基づく回路)を含む場合、それら各ユニットに同 一の通信インターフェースを設けることが、特にそれら通信インターフェースが工業規格 インターフェースと互換性がある場合に、出該加速器の設計及び変更を補助する。更には 、マシン40は以下に議論されると共に先行して引用された特許出難におけるような他の 長所等をも提供し得る。

[0042]

更に図るで参照されるように、ホストプロセッサ 4 2 及びパイプライン加速器 4 4 に加えて、ピアーベクトル・計算マシン 4 0 は、プロセッサ・メモリ 4 6、インターフェース・メモリ 4 8、パイプライン・バス 5 0、1 つ成はそれ以上のファームウェア・メモリ 5 2、任意選択的な生データ入力ポート 5 4、処理済みデータ用力ポート 5 8、並びに、任

10

20

30

40

意選択的なルータ61を含む。

[0043]

ホストプロセッサ42は処理ユニット62及びメッセージ・ハンドラー64を含み、プロセッサ・メモリ46は処理ユニット・メモリ66及びハンドラー・メモリ68を含み、そのそれぞれがプロセッサ・ユニット及びメッセージ・ハンドラーに対するプログラム及び作業の両メモリとして役立っている。プロセッサ・メモリ46は、加速器コンフィギュレーション・レジストリ70及びメッセージ・コンフィギュレーション・レジストリ72をも含み、それらが、ホストプロセッサ42が加速器44の機能を構成すると共に、該ホストプロセッサ42がメッセージ・ハンドラー64が送信及び受信するメッセージのフォーマットを構成することを可能とするそれぞれのコンフィギュレーション・データを記憶する。

[0044]

パイプライン加速器 4 4 は少なくとも1 つのPLIC(図 4)上に配置され、プログラム命令を実行することなしに各データを処理するハードウェアに組み込まれたパイプライン 7 4, 一 7 4。を含む。ファームウェア・メモリ 5 2 は加速器 4 4 に対するコンフィギュレーション・ファームウェアを記憶する。もし加速器 4 4 が多数のPLIC上に配置されたら、それらPLIC及びそれらの各ファームウェア・メモリは多数パイプライン・ユニット内に配置され得るが、それらパイプラインは図 4 乃至図 8 と連携して以降に更に議論される。代替的には、加速器 4 4 は少なくとも1 つの A S 1 C 上に配置され得て、その A S 1 C がひとたび形成されたならば構成不可能である内部相互接続を有し得る。この代替例において、マシン 4 0 はファームウェア・メモリ 5 2 を省略し得る。更には、加速器 4 4 が多数パイプライン 7 4 1 一 7 4 2 を含んで示されているが、ただ1 つのパイプラインを含み得る。加えて、図示されていないが、加速器 4 4 はデータ人力ポート及び/或はデータ出力ポートを含み得る。

[0045]

そしてホストプロセッサ42及びパイプライン加速器44は種々の10上に配置されているように議論されるが、ホストプロセッサ及びパイプライン加速器は同一の10上に配置され得る。

[0046]

ビアーベクトル・マシン40の一般動作は、先行して引用された「改善された計算アーキテクチャ、関連システム、並びに、方法」と題された特許文献2に議論されており、ホストプロセッサ42の構造及び動作は、先行して引用された「改善された計算アーキテクチャを有する計算マシン、関連システム、並びに、方法」と題された特許文献3に議論されており、パイプライン加速器44の構造及び動作は、先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と顕された特許文献4と図4乃至図8と連携された以下に議論されている。

[0047]

図4は、本発明の一実施網に従った図3のパイプライン加速器44のユニット78のプロック線図である。

[0048]

加速器 4 4 は 1 つ或はそれ以上のそうしたパイプライン・ユニット 7 8 を含み (図 4 に 1 つのみ示される)、それらの各々はPLIC或はASIC等のパイプライン阿路 8 0 を 含む。以下で更に議論されると共に先行して引用された。「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と題された特許文献 4 にあるように、各パイプライン・ユニット 7 8 はホストプロセッサ 4 2 (図 3)の「ピア」であると共に加速器 4 4 の他のパイプライン・ユニットの「ピア」である。即ち、各パイプライン・ユニット 7 8 はホストプロセッサ 4 2 或は他の任意のパイプライン・ユニットと直接 通信できる。よって、このピアーベクトル・アーキテクチャは、もしパイプライン・ユニット 7 8 の全てがマスターパイプライン・ユニット (不図示) 或はホストプロセッサ 4 2

40

10

20

30

等の中央関係を通じて通信した場合に生ずることとなるデータ「ボトルネック」を防止する。更にはこのアーキテクチャは、マシンに対する重大な変更なしに、ピア~ベクトル・マシン40 (図3) からピアを追加するか或はピアを除去することを可能とする。

[0049]

バイプライン回路80は適信インターフェース82を含み、それが、ホストプロセッサ42(図3)等のピアと、通信シェル84を介したハードウェアに組み込まれたパイプライン74,一74,パイプライン・コントローラ86、例外マネージャ88、並びに、コンフィギュレーション・マネージャ90等の、パイプラインの他の構成要素との間でデータを転送する。パイプライン回路80は工業規格パス・インターフェース91及び通信パス93をも含み得て、インターフェース82をインターフェース91と接続する。代替的は、インターフェース91の機能は通信インターフェース82内に含まれ得て、バス93は省略されえる。

[0050]

バイプライン回路80の複数の構成要素を複数の個別モジュールとして設計することによって、そのパイプライン回路の設計をしばしば簡繁化することができる。即ち、それら構成要素の各々を個別に設計及び試験することができ、次いでそれらを統合するもの等り、それはソフトウェア或はプロセッサに基づく計算システム(図1のシステム10等)を設計する際に行われることと非常に似ている。加えて、これら構成要素、特に設計者が他のパイプライン設計においてたぶん頻繁に使用するような通信インターフェース82等の構成要素を規定するハードウェア記述言語(HDL)をライブラリ(不関示)内に記憶でき、よって同一構成要素を使用する将来のパイプライン設計の設計及び試験の時間を低減する。即ち、ライブラリから日日しを使用することによって、設計者はスクラッチから先行して具現化された構成要素を再設計する必要性がなく、よって設計者の努力を先行して具現化された構成要素の設計に対して、或は、先行して具現化された構成要素の設計に対して、或は、先行して具現化された構成要素の設計に対して、或は、先行して具現化された構成要素の変更に対して集中できる。更には、ライブラリ内にパイプライン回路80の多数パージョンを画成するHDLを記憶できて、既存の設計の中から精選及び選択できるように為す。

[0051]

図4で更に参照されるように、通信インターフェース82はメッセージ・ハンドラー64(図3)によって認識されるフォーマットで(ここではバス・インターフェース91を介して)データを送受信し、よってピアーベクトル・マシン40(図3)の設計及び変更を興型的には補助する。例えば、もしデータ・フォーマットが高速1/0フォーマット等の工業規格であれば、ホストプロセッサ42及びパイプライン・ユニット78の間にカスタムインターフェースを設計する必要がない。更には、パイプライン・ユニット78を非パス・インターフェースの代わりにパイプライン・バス50を介してホストプロセッサ42(図3)等の他のピアと通信させることを可能することによって、パイプライン・ユニットが追加或は除去されるたびにスクラッチから非バス・インターフェースを再設計する代わりにパイプライン・バスにそれら(又はそれらを保持する回路カード)を単に接続或は接続解除することによってパイプライン・ユニットの数を変更できる。

[0052]

ハードウェアに組み込まれたパイプライン74。一74。は図3と連携して先に議論されたように自つ先行して引用された「改善された計算アーキテクチャ、関連システム、並びに、方法」と駆された特許文献2や「改善された計算アーキテクチャ用バイプライン加速器、関連システム、並びに、方法」と題された特許文献4におけるように、データに対する各演算を実行し、通信シェル84はパイプラインをパイプライン回路80の他の構成要素やパイプライン・ユニット78の他の回路(以下に議論されるデータ・メモリ92等)にインターフェースする。

[0053]

コントローラ86はSYNC個号や他のピアからの特別なパイプライン-バス通信(即 ち、「事象」)に応じてハードウェアに組み込まれたパイプライン74₁ ー74₈を同期さ

50

10

20

災

せ、パイプラインがそれらの各データ演算を実行するシーケンスをモニタし制御する、例えば、ホストプロセッサ42等のピアはSYNC信号を脈動するか、パイプライン・ユニット78に事象をパイプライン・パス50を介して送信して、ピアがデータ・プロックをパイプライン・ユニットに送信し終えたことを示し、そして、ハードウェアに組み込まれたパイプライン74,一74。にこのデータを処理し始めさせる。典型的にはSYNC信号が使用されてタイムクリティカルな演算を同期し、事象が使用されて、非タイムクリティカルな演算を同期する。典型的には、事象はしばしば「ドアベル」と呼称されるデータ無し通信である。しかし事象はデータを含み得て、その場合しばしば「事象メッセーシ」と呼称される。SYNC信号及び事象は、先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と題された特許文献4に更に議論されている。

[0054]

例外マネージャ88はハードウェアに組み込まれたパイプライン74,一74。、通信インターフェース82、通信シェル84、コントローラ86、並びに、パス・インターフェース91(もしあれば)の状況をモニタし、ホストプロセッサ42(図3)に例外を報告する。例えば、もし通信インターフェース82におけるパッファがオーバーフローすれば、例外マネージャ88はこれをホストプロセッサ42に報告する。例外マネージャはその例外を生んだ問題を修正するか成はその修正を試みることも可能である。例えば、オーパーフローしているパッファに対して例外マネージャ88は、直接的或は以下に議論されるようなコンフィギュレーション・マネージャ90を介して、そのパッファのサイズを増大し得る。

[0055]

コンフィギュレーション・マネージャ90はハードウェアに組み込まれたパイプライン 741m74c、通信インターフェース82、通信シェル84、コントローラ86、例外マ ネージャ88、並びに、インターフェース91 (もしあれば) のソフト・コンフィギュレ ーションを、ホストプロセッサ42(綴3)からのソフト-コンフィギュレーション・デ 一夕に応じて設定し、これは先に引用された「改善された計算アーキテクチャ、関連シス テム、並びに、方法」と顕された特許文献でに議論され、ハード・コンフィギュレーショ ンはパイプライン回路80のトランジスタ及び回路プロックのレベル上における実際のト ボロジーを示し、ソフト・コンフィギュレーションはハード構成された構成要素の物理的 パラメータ(例えば、データ幅、テーブル・サイズ)を示す。即ち、ソフト・コンフィギ ュレーション・データはプロセッサ(図4に不図示)のレジスタにロードされ得るプロセ ッサの動作モード (例えば、パーストーメモリ・モード)を設定するデータと同様である 。例えばホストプロセッサ42は、コンフィギュレーション・マネージャ90に通信イン ターフェース82におけるデータ及び事象キューの数及び各優先レベルを設定させるソフ トーコンフィギュレーション・データを送信し得る。個外マネージャ88は、コンフィギ コレーション・マネージャ90に、例えば、通信インターフェース82におけるオーバー フローしているバッファのサイズを増大させるソフト-コンフィギュレーション・データ をも遂信し得る。

[0056]

工業規格パス・インターフェース9)は、通信インターフェース82から幾つかのインターフェース回路を効果的にオフロードすることによって、通信インターフェース82のサイズ及び複雑性を低減する従来のパス・インターフェース回路である。それ故に、もしパイプライン・パス50或はルータ61(図3)のパラメータを変更することを望めば、インターフェース91を変更するだけでよく、通信インターフェース82を変更する必要がない。代替的には、パイプライン回路80の外部である1C(不図示)内にインターフェース91を相関し得る。パイプライン回路80からインターフェース91をオフロードすることは、例えばハードウェアに組み込まれたパイプライン74、一74。及びコントローラ86の用途のパイプライン開路上のリソースを解放する。或は、先に議論されたように、パス・インターフェース91は通信インターフェース82の一部であり得る。

50

40

10

20

50

[0057]

図4で更に参照されるように、パイプライン回路80に加えて、加速器44のパイプライン・ユニット78はデータ・メモリ92を含み、そしてもしパイプライン回路がPLICであれば、ファームウェア・メモリ52を含む。

[0058]

データ・メモリ92は、データがホストプロセッサ42(図3)等の別のピアとハードウェアに組み込まれたパイプライン74。一74。との間を流れる時にそのデータをバッファするものであり、ハードウェアに組み込まれたパイプラインに対する作業メモリでもある。通信インターフェース82はデータ・メモリ92を(通信バス94及びもしあれば工業規格インターフェース91を介して)パイプライン・バス50とインターフェースし、通信シェル84はそのデータ・メモリをハードウェア・パイプライン74。一74。とインターフェースする。

[0059]

データ・メモリ92(或はパイプライン・ユニット78の他の部分)はパイプライン・ユニットのプロファイルをも記憶し得る。そのプロファイルはホストプロセッサ42(図3)に対してパイプライン・ユニット78を充分に記述して、それ自体、パイプライン・ユニット、ピアーベクトル・マシン40(図3)の他のピアを相互通信用に適切に構成する。例えば、プロファイルはパイプライン・ユニット78が履行することができるデータ演算や通信プロトコルを識別できる。結果として、ピアーベクトル・マシン40の初期化中にプロファイルを読むことによって、ホストプロセッサ42はメッセージ・ハンドラー64(図3)を適切に構成できて、パイプライン・ユニット78との通信を為す。この技術は「プラグ・アンド・プレイ」技術と類似しており、それによってコンピュータはそれ自体を構成できて、ディスク・ドライブ等の新しくインストールされた周辺機器と通信する。ホストプロセッサ42及びパイプライン・ユニット78のコンフィギュレーションは、先行して引用された「改善された計算アーキテクチャ、関連システム、並びに、方法」と題された特許文献2や、「プログラマブル回路、関連計算マシン、並びに、方法」と題された特許文献5に更に議論されている。

[0060]

パイプライン国路80がPL1Cである図3と連携されて先に議論されたように、ファームウェア・メモリ52はパイプライン回路のハード・コンフィギュレーションを設定するファームウェアを記憶する。このメモリ52はファームウェアを加速器44の構成中にパイプライン回路80にロードし、加速器44の構成中或はその後に通信インターフェース82を介してホストプロセッサ42(図3)から変更されたファームウェアを受信し得る。ファームウェアのローディング及び受信は、先行して引用された「改善された計算アーキテクチャ、関連システム、並びに、方法」と題された特許文献フーキテクチャを有する計算マシン、関連システム、並びに、方法」と題された特許文献3、「プログラマブル回路、関連計算マシン、並びに、方法」と題された特許文献5に顕端されている。

[0061]

図4で更に参照されるように、パイプライン・ユニット 7 8 は何路ボード或はカード 9 8 を含み得て、その上にパイプライン回路 8 0、データ・メモリ 9 2、並びに、ファームウェア・メモリ 5 2 が配置されている。この回路ボード 9 8 は、ドーターカードがパーソナルコンピュータ (不図示)のマザーボードのスロット内にプラグインされ得ることと非常によく似て、パイプライン・パス・コネクタ (不図示)内にプラグインされ得る。図示されていないが、パイプライン・ユニット 7 8 は従来の 1 C や電力調整器及び電力シーケンサ等の構成要素を含み得て、これら 1 C / 構成要素も公知であるようにカード 9 8 上に配置され得る。

[0062]

パイプライン・ユニット 7 8 の構造及び動作の更なる詳細は、先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と題

.... 1 5

された特許文献4に議論されている。

[0063]

図5は、本発明の別の実施例に従った図3のパイプライン加速器44のパイプライン・ユニット100のプロック線図である。パイプライン・ユニット100は、そのパイプライン100が多数のパイプライン回路80。ここでは2つのパイプライン回路80a及び80を含むことを除いて、図4のパイプライン・ユニット78と類似している。パイプライン 回路80の数を増大することは、典型的には、ハードウェアに組み込まれたパイプライン74,-74。の数 B の増大、よってパイプライン・ユニット78と比較してのパイプライン・ユニット100はパイプ回路80aに対する切下一ムウェア・メモリ52aとパイプライン・コニット100はパイプ回路80aに対するファームウェア・メモリ52aとパイプライン回路80a及び80bは単一ファームウェア・メモリを共有し得る。

[0064]

パイプライン・ユニット100において、サービス構成要素、即ち、通信インターフェース82、コントローラ86、例外マネージャ88、コンフィギュレーション・マネージャ90、並びに、任意選択的な工業規格パス・インターフェース91はパイプライン回路80a上に配置され、パイプライン74,一74。及び通信シェル84はパイプライン回路80b上に配置される。サービス構成要素及びパイプライン74,一74。を個別のパイプライン回路80a及び80b上に位置決めすることによって、サービス構成要素及びパイプラインが同一パイプライン回路上に位置決めされる場合で可能であるものよりも、より多くの数ヵのパイプライン及び/或はより複雑なパイプラインを含むことができる。代替的には、パイプライン74,一74。をインターフェース82及びコントローラ86にインターフェースする通信シェル84の部分はパイプライン回路80a上に配置され得る。

[0065]

パイプライン・ユニット100の構造及び動作の更なる詳細は、先行して引用された「 改善された計算アーキテクチャ用パイプライン加速器、関連システム。並びに、方法」と 題された特許文献4に議論されている。

[0066]

図6は、本発明の実施機に従った多数のパイプライン・ユニット78(図4)或は10 0(図5)を有する図3の加速器44のブロック線図である。説明の簡繁化のために、加速器44は多数のパイプライン・ユニット78。一78。を有するように議論されるが、該加速器が多数のパイプライン・ユニット100或はユニット78及び100の組み合わせを含み得ることを理解して頂きたい。多数のパイプライン・ユニット78を含むことによって、ただ1つのパイプライン・ユニットを有する加速器と比較して加速器44の機能及び処理能力を増入できる。更には、各パイプライン・ユニット78が典型的には一般的な工業規格インターフェースを有するので、パイプライン・ユニットを追加或は削除することで加速器44を容易に変更できる。

[0067]

参数のパイプライン加速器 4 4 の 1 つの貝取化例において、工業規格バス・インターフェース 9 1 は各パイプライン・ユニット 7 8 。 から省略され、単一の(パイプライン・ユニットに対して)外部のインターフェース 9 1 及び通信バス 9 4 はパイプライン・ユニットの全てに共通している。単一外部バス・インターフェース 9 1 を含むことは、図4 と連携されて先に議論されたようにパイプライン回路 8 0 (図4) 上のリソースを解放する。パイプライン・ユニット 7 8 。 は全て単一回路ボード (図6 には不図示) 上に配置され得るか、各パイプライン・ユニットは各回路ボード上に配置され得るか、或は、グループ分けされた多数のパイプライン・ユニットが多数の回路ボードとにそれぞれ配置され得る。後者の 2 つの貝現化例において、パス・インターフェース 9 1 は同路ボードの内の 1 つの上に配置される。代替的には、パイプライン・ユニット 7 8 。一7 8 。は、その各々が図4 と連携されて先に議論されたように各 5 菜規格バス・インターフェース 9 1 を含み得て、よってその各々がパイプライン・パス 5 0 或はルータ 6 1 (図3) と 直に通

50

20

30

信し得る。この具現化例において、パイプライン・ユニット78₁ー78₂は先に議論されたように単一或は多数の回路ボード上に配置され得る。

[0068]

パイプライン・ユニット78,一78。の各々はホストプロセッサ42(図3)や相互のピアである。即ち、各パイプライン・ユニット78は通信バス94を介して他の任意のパイプライン・ユニットと真に通信でき、通信バス94、パス・インターフェース91、ルータ61(もしあれば)、並びに、パイプライン・バス50を介してホストプロセッサ42と通信できる。代替的には、パイプライン・ユニット78,一78。の各々は各バス・インターフェース91を含み、各パイプライン・ユニットはルータ61(もしあれば)及びパイプライン・バス50を介してホストプロセッサ42と真に通信できる。

[0069]

以下、多数のバイブライン・ユニット加速器44の動作は2つの例で説明される。

[0070]

第1例において、パイプライン・ユニット78。はデータをパイプライン78。に転送し、それがタイムクリティカル方式でデータを処理し、よって、パイプライン・ユニット78。及び78。は1つ或はそれ以上のSYNC信号を用いてデータ転送及び処理を制削する。典型的には、SYNC信号はタイムクリティカルな機能をトリガーするには充分に速いが、大きなハードウェア・リソースを必要とし、比較して、典型的には事象はタイムクリティカルな機能をトリガーするには充分に速くないが、若しくより少ないハードウェア・リソースを必要とする。先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と顕された特許文献4で議論されたように、SYNC信号はピアからピアに直に経路指定されるので、例えばパイプライン・パス50人で、3)や通信パス94をトラバースする事象よりもより迅速に機能をトリガーできる。しかし、それは個別に経路指定されるので、5YNC信号は、パイプラインの路80(図4)の経路指定されるので、5YNC信号は、パイプライン・パス50人で通信パス94)を用いるので、より少ない専用ハードウェア・リソースを必要とする。結果として、設計者は全てであるが角とのタイムクリティカル機能をトリガーするのに事象を使用しがちである。

[0071]

第1として、パイプライン・ユニット78,はデータを通信バス94に駆動することによってパイプライン・ユニット78。に該データを送信する。典型的には、パイプライン・ユニット78。はデータとパイプライン・ユニット78。のアドレスを含むヘッダーとを含むメッセージを生成する。もしパイプライン・ユニット78,がデータを多数のパイプライン・ユニット78に送信するつもりであれば、2つの方法の内の1つでそれを実行し得る。詳細には、パイプライン・ユニット78,は御川メッセージを仕向先パイプライン・ユニット78の各々に順次送信し得て、各メッセージは各仕向先ユニットのアドレスを含むヘッダーを含む。代替的には、パイプライン・ユニット78,は単一メッセージ・メモリ内にデータと各仕向先パイプライン・ユニットのアドレスを含むヘッダーと含ませることによって、仕向先パイプライン・ユニット78の各々にデータを同時に送信し得る。データの送信は、先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と題された特許文献4に更に議論されている。

[0072]

50

10

30

ロードする。データの受信は、先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と顕された特許文献 4 に更に議論されている。

[0073]

[0074]

次に、脈動された S Y N C 信号に応じて、パイプライン・ユニット 7 8。は受信データ を処理する。パイプライン・ユニットによるデータの処理は、先行して引用された「改善 された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と顕さ れた特許文献 4 に更に議論されている。

[0075]

次いで、パイプライン・ユニット78。がデータの処理を終了すると、ピア。外部装置 (不図示)、成は、ユニット78。自体は、SYNC信号を脈動し得て、パイプライン・ ユニット78。により多くのデータを送信するように通知する。

100761

第2例において、ホストプロセッサ42(図3)はデータをパイプライン78。に転送し、それがそのデータを非タイムクリティカル方式で処理し、よってホストプロセッサ及びパイプライン・ユニット78。は1つ或はそれ以上の事象を用いてデータ転送及び処理を先に議論された理由から同期する。

[0077]

第1として、ホストプロセッサ42(図3)はデータをパイプライン・バス50(図3)に駆動することによってパイプライン・ユニット78。に該データを送信する。典型的には、ホストプロセッサ42はデータとパイプライン・ユニット78。のアドレスを含むヘッダーとを含むメッセージを生成する。もしホストプロセッサ42がそのデータを多数のパイプライン・ユニット78に送信するつもりであれば、第1例と連携されて先に議論された2つの方法の内の1つでそれを実行し得る。

[0078]

次に、パイプライン・ユニット78。はパイプライン・バス50(図3)から工業規格 パス・インターフェース91及び通信バス94を介してデータを受信する。パイプライン ・ユニット78₁ ー78。が、各々、共通通信パス94と紹合されているので、各パイプラ イン・ユニットはそれが第1例と連携して先に議論された方式でデータの意図された受取 人であるかを決定する。

[0079]

次いで、パイプライン・ユニット 7 8。が受信データを処理する準備を為すと、ホストプロセッサ 4 2 (図3) 等のピア或は外部装置(不図示)はパイプライン・パス 5 0 上が或は通信バス 9 4 の度上に事象を生成して、パイプライン・ユニット 7 8。にそのデータを選時に処理させる。事象を生成するピアノ装置が、パイプライン・ユニット 7 8。が受信データを処理する準備をいつ為したかを決定し得る多数の技術が存在する。例えば、ピアノ装置は、ホストプロセッサ 4 2 のデータの送信後、所定時間で事象を単に生成し得る。 おそらく、この所定時間は、パイプライン・ユニット 7 8。にデータを受信させてそれをそのデータ・メモリ 9 2 (図4) にロードさせるに充分な長さである。代替的にはパイ

50

10

20

30

プライン・ユニット 7 8。は事象を生成して、ピアノ装置に受信データを処理する準備が 為されたことを知らせる。

[0080]

次に、パイプライン・ユニット78。は事象を受償する。事象の受信は、先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、 方法」と題された特許文献4に更に議論されている。

[0081]

次いで、受信事象に応じて、パイプライン・ユニット78。は受信データを処理する。 パイプライン・ユニット78。によるデータの処理は、先行して引用された「改善された 計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と題された特 許文献4に更に議論されている。

[0082]

次に、パイプライン・ユニット78。がデータの処理を終了すると、ピア、外部装置(不図示)、或は、ユニット78。自体は、事象を生成し得て、ホストプロセッサ42(図3)により多くのデータを送信するように通知する。

[0083]

図6で更に参照されるように、加速器44の代替的具現化例が想定されている。例えば、先に議論された動作の第1及び第2の例はSYNC信号及び事象をそれぞれ排他的に使用するが、加速器44はSYNC信号及び事象の双方を組み合わせて使用できることが想定されている。更には、他のピアは各データ・メモリ92内へのデータの単なるパルク記憶用に多数のパイプライン・ユニット78或は100の内の1つ或はそれ以上を使用できる。加えて、設計者はホストプロセッサ42(図3)を、ホストプロセッサの機能を実行する「ホスト」ピアを一緒に形成するパイプライン・ユニット78或は100の内の1つ或はそれ以上と置き換え可能である。更には、パイプライン・ユニット78或は100の式はそれ以上と置き換え可能である。更には、パイプライン・ユニット78或は100の式ではそれ以上は1つ或はそれ以上のメッセージ分配ピアとして作用し得る。例えば、ホストプロセッサ42が多数の加入者ピアへの伝送のためのメッセージを生成することを仮定する。ホストプロセッサ42はそのメッセージ分配の負荷を請け負い、よってホストプロセッサによってより多くの時間とリソースとを他のタスクに充てさせることを可能とする。

[0084]

図7は、本発明の別の実施例に従った多数のパイプライン・ユニット78(図4)或は 100 (図5)を有する加速器44 (図3)のプロック線図である。

[0085]

図7の加速器 4 4 は、図7の加速器 4 4 が、パイプライン・ユニット 7 8 1 ー 7 8 2 と、ホストプロセッサ 4 2 (図3)等の他のピアやパイプライン・バス 5 0 (図3)と結合されている装置(不図示)との間でのデータの経路指定に対する通信パス・ルータ 1 1 0 を含むことを除いて、図6 の加速器 4 4 と同一である。説明の簡略化のため、図7 の加速器 4 4 は多数のパイプライン・ユニット 7 8 1 ー 7 8 2 を有するように議論されるが、その加速器は多数のパイプライン・ユニット 1 0 0 或はユニット 7 8 及び 1 0 0 の組み合わせを含み得ることを理解して頂きたい。

[0086]

通信パス・ルータ 1 1 0 は通信パス 9 4 の各分較 9 4, 一 9 4, を介してパイプライン・ユニット 7 8, 一 7 8。と結合されると共に、パス 1 1 2 を介して工業 規格パス・インターフェース 9 1 (もしあれば)と結合されている。代替的には、図 6 と連携して先に凝論されたように、各パイプライン・ユニット 7 8, 一 7 8。はボード上に各インターフェース 9 1 を含み得て、よって外部インターフェース 9 1 は省略されることができて、ルータ 1 1 0 は図 3 のパイプライン・パス 5 0 (或はもしあればルータ 6 1)と前に結合されている

50

10

[0087]

ルータ 1 1 0 は、パイプライン・バス 5 0 (図 3)から各性 向先 パイプライン・ユニット 域は複数の 同ユニット 7 8 。中 7 8 。まで信号を経路指定すると共に、ソース・パイプライン・ユニットから 1 つ或はそれ以上の仕向先 パイプライン・ユニット 若しくはパイプライン・パスまで信号を経路指定する。 結果として、ルータ 1 1 0 はパイプライン・ユニット 7 8 。一 7 8 。の各々から通信パス 9 4 上の信号がそのパイプライン・ユニットに向けて 意図されているかを決定する機能をオフロードする。このオフローディングは各 パイプライン・ユニット 7 8 。 一 7 8 。 のパイプライン 回路 8 0 上の 9 ソースを解放し得て、よって 各パイプライン・ユニットの機能に 脚しての増大を許容し得る。

[0088]

図7で更に参照されるように、ルータ110を伴う多数のバイブライン・ユニット加速器44の動作を以下に説明する。この動作は図6の加速器44に対しての先に記載されたものと類似しているので、以下の説明は図6及び図7の加速器間の動作差を強調している

[0089]

第1例において、パイプライン・ユニット 78,はデータをパイプライン・ユニット 78。に転送し、それがそのデータをタイムクリティカル方式で処理し、よってパイプライン・ユニット 78,及び 78。は1つ或はそれ以上の SYN C 信号を用いて、図 6 の第1例と連携して先に議論されたようにそのデータ転送及び処理を得期する。

[0090]

第1として、バイブライン・ユニット78,はデータを通信バスの分岐94,に駆動することによって該データをパイプライン・ユニット78。に送信する。典型的には、パイプライン・ユニット78。のアドレスを含むヘッダーとを含むメッセージを生成する。

[0091]

[0092]

次いで、パイプライン・ユニット78。はバス分岐94。からデータをロードする。パイプライン・ユニットによるデータのローディングは、先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と題された特許文献4で更に議論されている。

[0093]

次に、パイプライン・ユニット78。が受信データを処理する準備を為すと、パイプライン・ユニット78。等のビア或は外部装置(不図示)がSYNC信号を脈動して、図6の第1例と連携されて先に議論されたようにパイプライン・ユニット78。にそのデータを適時に処理させる。

10

20

30

40

[0094]

次いで、脈動 S Y N C 信号に応じて、パイプライン・ユニット 7 8。は図 6 の第 1 例と 連携されて先に議論されたように受信データを処理する。

100951

次に、バイプライン・ユニット78。がデータの処理を終了すると、ビア、外部装置(不照示)、或は、ユニット78。自体は、SYNC信号を販動し得て、バイプライン・ユニット78、により多くのデータを送信するように通知する。

[0096]

第2例において、ホストプロセッサ42(図3)はデータをバイプライン78。に転送し、それがそのデータを非タイムクリティカル方式で処理し、よってホストプロセッサ及びパイプライン・ユニット78。は1つ或はそれ以上の事象を用いて、図6と連携して先に議論された理由のため、そのデータの転送及び処理を同期する。

[0097]

第1として、ホストプロセッサ42(図3)はデータをパイプライン・バス50(図3)に駆動することによってパイプライン・ユニット78。に送信する。典型的には、ホストプロセッサ42は、データとパイプライン・ユニット78。のアドレスを含むヘッダーとを含むメッセージを生成する。

100981

次に、ルータ110はそのデータを工業規格パス・インターフェース91 (もしあれば)及びパス112を介してパイプライン・パス50 (図3) から受信する。

100991

次いで、ルータ110はそのデータの仕向先がパイプライン・ユニット78。であることを決定し、そのデータを通信パスの分岐94。に駆動する。典型的には、ルータ110は第7の第1例と連携して先に議論されたようにヘッダーの仕向先を決定する。結果として、ルータ110はデータの適切な仕向先を決定し、パイプライン・ユニット78。はルータからデータをデータの意図された受取人であることを決定することなしに単に受領することができる。代替的には、パイプライン78。はそれがデータの意図された受取人であるかを決定し得て、もしそれが意図された受取人でなければ例外を生成し(先行して引用された「改善された計算アーキテクチャ、関連システム、並びに、方法」と題された計算アーキテクチャを有する計算マシン、関連システム、並びに、方法」と題された特許文献3、「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と題された特許文献3で議論されたように)、図6の第2例と連携して先に議論されたように、その例外をホストプロセッサ42(図3)に遂信する。

[0100]

次に、パイプライン・ユニット78。はバス分岐94。からデータをロードする。パイプライン・ユニットによるデータのローディングは、先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法』と題された特許文献4に更に議論されている。

[0101]

次いで、パイプライン・ユニット78。が受信データを処理する準備を為すと、ホストプロセッサ42(図3)等のピア或は外部装置(不図示)がパイプライン・パス50上或は通信パスの分岐94,一94。、の内の1つの上に事象を生成して、ユニット78。に図6の第2例と連携されて先に議論されたようにそのデータを適時に処理させる。

[0102]

次に、ルータ110は事象を受信して、それがパイプライン・ユニット78。に対して 意図されていることを決定し、その事象をパス分較94。に駆動する。

[0103]

次いで、パイプライン・ユニット78。はバス分較94から事象をロードする。パイプ ライン・ユニット78による事象のローディングは、先行して引用された「改善された計

50

40

10

10

算アーキテクチャ用パイプライン加速器。関連システム、並びに、方法」と選された特許 文献4に更に議論されている。

[0104]

次に、受信事象に応じて、パイプライン・ユニット78。は受信データを処理する。

[0105]

次いで、パイプライン・ユニット78。がデータの処理を終了すると、ピア、外部装置 (不図示)、或は、ユニット78。自体は、事象を生成し得て、ホストプロセッサ42 (図3)により多くのデータを送信するように通知する。

[0106]

図7で更に参照されるように、動作の第1及び第2の例がそれぞれSYNC信号及び事業を排他的に使用するが、加速器 4 4 が SYNC信号及び事象の双方の組み合わせを使用可能であることが想定されている。

[0107]

[0108]

[0109]

[0110]

グループ $1 2 0_1 - 1 2 0_3$ の通信バス・ルータ $1 1 0_3$ ー $1 1 0_3$ は第 1 レベル・バス $1 2 6_3$ の各分較 $1 2 4_3$ を介して第 1 レベル・ルータ $1 2 2_3$ と接続されている。ルータ $1 2 2_3$ 及びバス $1 2 6_3$ はパイプライン・ユニット $7 8_3$ の相互に通信することを可能としている。

[0111]

[0112]

第1レベル・ルータ122,及び122では第2レベル・バス134の各分較132,--- 30

•

132₂を介して第2レベル・ルータ130と接続されている。ルータ130及びバス134はパイプライン・ユニット78₁-78₁が相互に通信すること及び以下に議論されるように他のピア/装置と通信することを可能としている。

[0113]

パイプライン・バス 5 0 及び第 2 パイプライン・バス 1 3 6 は各 工業規格バス・インターフェース 9 1 (及び 9 1)を介して第 2 レベル・ルータ 1 3 0 と結合されている。第 2 パイプライン・バス 1 3 6 はホストプロセッサ 4 2 (図 3)等のピア、或は、パイプライン・バス 5 0 と結合されていないハードディスク・ドライブ (不図示)等の周辺機器と結合され得る。更には、パス 5 0 及び 1 3 6 の何れか或は双方はネットワーク或はインターネット (何れも不図示)を介してピア或は周辺機器と結合され得て、加速器 4 4 がホストプロセッサ 4 2 (図 3)等の他のピアから遠隔的に位置決め可能である。

[0114]

バス 1.3.8 は 1.0 或はそれ以上の 5.7.8 に信号をバイプライン/ユニット 7.8 , 8.9 全てと、ホストプロセッサ 4.2 (図 3)等の他のピア或は装置(不図示)とに直に接続する。

[0115]

図8で更に参照されるように、動作の1つの例において、パイプライン・ユニット 7.8から成る各グループ 1.20 1

[0116]

一般に、パイプライン・ユニット 7.8_1 ー 7.8_{18} は相互に通信する共に、ホストプロセッサ 4.2 (図 3)等のピア、及び、図 7.8 連携されて先に議論されたものと類似の方式でパス 5.0 及び 1.3.6 と結合された装置と通信する。例えば、バス 1.3.6 と紹合されたセンサ (不図示) は工業規格バス・インターフェース 9.1_1 、第 2.1 レベル・ルータ 1.3.0 、第 1.1 レベル・ルータ $1.2.2_1$ 、並びに、グループ内ルータ $1.1.0_1$ を介してパイプライン・ユニット 7.8_1 と通信する。同様に、パイプライン・ユニット 7.8_1 は、ルータ $1.1.0_1$ 、 $1.2.2_1$ 、 $1.1.0_2$ を介してパイプライン・ユニット 7.8_2 と通信すると共に、ルータ $1.1.0_1$ 、 $1.2.2_1$ 、 1.3.0 、 $1.2.2_2$ 、 $1.1.0_4$ を介してパイプライン・ユニット 7.8_1 と通信すると

[0117]

先行する議論は当業者が本発明を作製し使用することを可能とすべく提示されている。 種々実施例への様々な変更は当業者には容易に明かであろうし、ここでの包括的な原則は 本発明の精神及び範囲から遊脱することなしに他の実施例及び適用例に適用され得る。よって、本発明は関示された実施例に限定されることが意図されておらず、ここに開示された原理及び特徴と一貫した最も広い範囲と一致されるべきものである。

【図面の簡単な説明】

[8110]

【図1】図1は、従来の多数プロセッサ・アーキテクチャを有する計算マシンのプロック 練図である。

【図2】図2は、従来のハードウェアに組み込まれたパイプラインのブロック線図である。 。

【図3】図3は、本発明の実施例に従ったピアーベクトル・アーキテクチャを有する計算 マシンのブロック線図である。

50

333

10

20

30

【図4】図4は、本発明の実施例に従った図3のパイプライン加速器におけるパイプライン・ユニットのプロック線図である。

【図 5】図 5 は、本発明の期の実施例に従った図 3 のパイプライン加速器におけるパイプライン・ユニットのブロック線図である。

【図6】図6は、本発明の実施例に従った多数パイプライン・ユニットを含む図3のパイプライン加速器のブロック線図である。

【図7】図7は、本発明の別の実施例に従った多数パイプライン・ユニットを含む図3のパイプライン加速器のブロック線図である。


【図8】図8は、本発明の実施例に従った多数バイブライン・ユニットからそれぞれが成る複数のグループを含む図3のパイプライン加速器のプロック線図である。


【符号の説明】


[0119]


- 10 計算マシン
- 14 共同プロセッサ
- 40 ビアーベクトル・マシン
- 42 ホストプロセッサ
- 4.4 パイプライン加速器
- 46 プロセッサ・メモリ
- 48 インターフェース・メモリ
- 50 パイプライン・バス
- 52 ファームウェア・メモリ
- 5.4 生データ入力ポート
- 58 処理済みデータ出力ポート
- 61 ルータ
- 62 処理ユニット
- 66 処理ユニット・メモリ
- 68 ハンドラー・メモリ
- 70 加速器コンフィギュレーション・レジストリ
- 72 メッセージ・コンフィギュレーション・レジストリ
- 7.4 ハードウェアに組み込まれたパイプライン
- 78 バイプライン・ユニット
- 80 バイプライン回路
- 86 バイプライン・コントローラ
- 88 例外マネージャ
- 90 コンフィギュレーション・マネージャ
- 91 主業規格バス・インターフェース
- 93 通信バス


-- 24 ...











フロントページの続き

(31)優先権主張番号 10/684,053

(32)優先日 平成15年10月9日(2003.10.9)

(33)優先権主張国 米国(65) (31)優先権主張番号 10/684,057

(32)優先日 平成15年10月9日(2003.10.9)

(33)優先権主張图 米朗(85) (31)優先権主服番号 10/684,102

(32)優先日 平成15年10月9日(2003.10.9)

(33)優先權主張国 米国(US)

(81) #FXLCFN AP(BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), EA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), EP(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OA(BF, BJ, CF, CG, CI, CM, CA, GM, GQ, GW, ML, MR, NE, SN, TD, TG), AE, AG, AL, AN, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, RP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, BO, RU, SC, SD, SE, SG, SK, SI, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW

(74)代理人 100135585

が理士 四尾 粉

(72)発明者 シュルツ、ケニス、アール、

アメリカ合衆国 バージニア州 20112 マナサッス、ゴールデン オータム コート 10506

(72)発明者 ラーブ、ジョン、ダブリュ

アメリカ合衆国 パージニア州 20110 マナサッス、リバー クレスト ロード 9350

(72)発明者 ジャクソン, ラリー

アメリカ合衆国 パージニア州 20112 マナサッス、クレストプロック ドライブ 130 93

(72)発明者 ジョウンズ、マーク

アメリカ合衆国 パージニア州 20120 セントレビル、オークマー プレイス 15342

(72)発明者 カーサロ、トロイ

アメリカ合衆国 バージニア州 22701 カルベパー, ケストラル コート 1524